(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開平5-102280

(43)公開日 平成5年(1993)4月23日

(51) Int.C1.*

識別記号 庁内整理番号

技術表示循所

HOIL 21/66

Z 8406-4M

21/60

3 1 1 R 6918-4M

21/66

D 8406-4M

審査請求 未請求 請求項の数2(全 5 頁)

(21)出頭番号

(22)出順日

特職平3-257268

平成3年(1991)10月4日

(71)出職人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出顧人 000221199

東芝マイクロエレクトロニクス株式会社 神奈川県川崎市川崎区駅前本町25番地1

(72)発明者 渡辺 恒一

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内

(72)発明者 浜崎 弘海

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内

(74)代理人 弁理士 大胡 典夫


最終頁に続く

(54) 【発明の名件】 半導体ウエーハの試験方法及び組立方法

(57)【長約】

【目的】 ブローブカード方式では、コンタクトができ なかった改細なパッドピッチを備えた半導体チップで も、電気的な接触ができる半導体チップの試験方法を提 供する点。

【構成】 半導体チップに形成するパッドに対して、可 **純性に富んだ絶縁性フィルムに形成した微細化したリー** ドを非導通ツールにより押圧して電気的な接続を確保す る。このリードの他別をテスターなどの測定装置に接続 することにより、半導体チップに形成する能動または受 動業子の特性を試験する方法であり、プローブカードな して試験できるので、極めて安価になる。



【特許請求の範囲】

【網求項1】 単導体チップに受動素子または能動素子を形成する工程と、前記各案子に電気的に接続するパッドを半導体チップに形成する工程と、絶縁性フィルムにリードを形成する工程と、前記パッドにリードの一端を電気的に接続する工程と、前記リードの也端を介して前記各案子の電気的特性を試験する工程を具備することを特徴とする半導体ウエーハの試験方法

【譲求項2】 半導体チップに受動業子または能動業子を形成する工程と、前記各案子に電気的に接続するパッ 10 ドを半導体チップに形成する工程と、絶縁性フィルムにリードを形成する工程と、前記パッドにリードの一端を電気的に接続する工程と、前記リードの他端を介して前記各案子の電気的特性を試験する工程と、前記工程での良品半導体チップに施す組立工程を具備することを特徴とする半導体ウエーハの組立方法

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体素子の製造に関し、特に、半導体ウエーハの試験方法に好適なものであ 20 る。

[0002]

【従来の技術】携帯用液晶TVつきVTRの好調な充行きや、携帯電話機などのような薄型、軽量化電子機器は、市場に大きな影響を与えており、このような機器が出現する背景には、集積回路技術の進歩、小型デバイス、回路基板の細棟化技術、アセンブリ技術などが整合して達成した。

【0003】最近の集積回路素子(以後半導体素子と記載する)の集積度は、益々向上しており、これに対応する多ピン構造に備えていわゆるTAB方式のアセンブリ手段を多用する傾向にある。

【0004】このような高密度集積回路のパッケージは、大型チップへの対応、実装面積の培小など、多くの技術上の課題があり、最も一般的なワイヤポンディングの展界を見越して、ワイヤレスポンディングが見直されている。その代表的な手法には、フリップチップとTABなどがあり、後者は、各種の基板材質に対応できるのが特徴である。

【0005】ところで、半導体案子の製造は、半導体ウ 40 ップエーハに所定の不純物を導入・拡散して能動業子または受動業子を形成するいわゆる前処理工程と、処理を挟えた半導体ウエーハをリードフレームやポリイミド財程などにマウントして組立てるいわゆる組立工程に大別できる。現在は、両工程とも自動化されて、最大の汚染原でおる人体の関与をできるだけ少なくして、製品の歩留りを向上しているのが現状である。一方、半導体素子の試験に関しては、いわゆるダイソータ試験をいわゆるウエーハプロセス終了後にプローブカードを利用して行っている。前処理工程により半導体ウエーハに造り込まれた50る。

各案子は、いわゆるパッドと電気的に接続し、ダイソータ試験では、このパッドとテスター間にプロープカードを介しかつ、パッドにニードル(Needle)を接触させて試験する方式が採られている。TABテープを利用して実装工程を終えた半導体素子では、TABテープの特徴である可撓性を生かして、連続的にダイソータ試験を行う点が、リードフレームによる実装工程を優た半導体素子と違う点である。

【0 9 0 6】図3の料視図は、可挽性に富んだ絶縁性フィルム1に半導体素子2をマウントし、インナーリード3と半導体素子2に形成したパッド4間をいわゆる熱圧着(ポンディング)工程により図着した状態を示した。

【0007】また図4では、プローブカードを利用する ダイソータ試験の斜視図を示した。半導体素子2に形成 するパッド4…夫々にニードル5を接続し、更に図示し ないテスタにも接続することにより、半導体素子2内に 形成する能動素子か受動素子(図示せず)などの特性を 例定する。

[0008]

【発明が解決しようとする課題】半導体素子の集積度の向上に対応して半導体チップの縮小化も進んでいるのに加えて、多ピン構造の要求も更に増加の傾向にある。これに伴って、半導体チップに形成するパッドピッチの縮小化ならびにパッド自体の縮小化が進んでいるいる。従って、プロープカードにおけるニードル間の距離が決められるために高価になる傾向にあり、近い行来現状の固定カード方式での限界となり、半導体ウエーハの試験が不可能になることが予想できる。

【0009】更に、半導体チップの選別といわゆるポンディング工程は、別の工程で行っているが、選別工程により抽出する不良の半導体チップは、いわゆるインナーリードポンディング工程で更にまた選別して効率が悪い。

【0010】本発明は、このような事情により成されたもので、特に、従来のプローブカード方式では不可能であった微細なパッドピッチを形成する半導体チップに電気的な接触が可能な辛導体ウエーハの試験方法を提供することを目的とする。それに加えて、インナーリードボンディング工程で半導体チップの選別を行って、良品チップだけをいわゆるTABデーブにボンディングすることも目的とする。

[0011]

【練題を解決するための手段】半導体チップに受動業子または能動業子を形成する工程と、前足各着子に電気的に接続するパッドを半導体チップに形成する工程と、絶縁性フィルムにリードを形成する工程と、前記パッドにリードの一端を電気的に接続する工程と、前記リードの他端を介して前記各業子の電気的特性を試験する工程に本発明に係わる半導体ウェーハの試験方法の特徴がある。

【0012】更に、このような試験において、適別した 良品半導体チップに観立工程を施す点にも本発明の半導 体ウエーハの観立方法の特徴がある。

[0013]

【作用】本発明の第1の発明では、いわゆるプロープカードを使用せずに半導体ウエーハの試験を可能にするものであり、このため能動業子や受動案子を造り込んだ半導体ウエーハに形成するパッドと、別に絶縁物例えばポリイミドフィルムに形成した微細化したリードを電気的に接続することにより半導体ウエーハの試験を行う。更 10 に本発明の第2の発明にあっては、組立工程に不可欠なポンディングツールを加熱する直向に、パンプを介してインナーリードと半導体チップのパッドが接触状態となっている点に着目した。

【0014】この状態でTABテープのテストパッドを介して、半導体チップのパッドに電荷を加えして入力信 引を印加することにより、試験と週別を第1の発明で行い、次いで良品チップのインナーリードだけをポンディ ングツールにより加熱してTABポンディングを行う。

[0015]

【実施例】本発明に係わる一実施例を図1と図2により 説明する。TAB方式により半導体素子をマウントする 実施例を説明する。この方式に使用するTABテープ (別各フィルムキャリヤ以後絶縁性フィルムと記載する)には、1層~3層構造が知られており、1層は網や Alなどのメタルのみであり、2層は、網とポリイミドで 構成し、3層は期、接着剤とポリイミドの構成が使われている。なお剤などの金属層には仕上げメッキが施されていることを付記する。

【0016】TAB(Tape Automated Bonding)とは、テープを活用したポンディングとの意味合いであり、長尺フィルム上に、半導体素子に適応した配律パターンをコマ状に連続して形成し、リードと半導体チップの全増子を金属突起(以後パンプと記載する)を介して一括接続する方式を採っている。実装工程では、絶縁性フィルムの持つ特徴の可撓性を生かしており、ウエーハプロセス終了後のプロープ検査をテープの状態で行うのも特徴の一つである。

【0017】本実施例で適用する絶縁性フィルムの中3 層構造のものの、製造工程を簡単に示すと、接着剤付き 40ペースフィルムをパンチング処理して、絶縁性フィルムの機遇に利用するスプロケットホールや、デパイスホールを形成する。次に調査をラミネート後、レジストを強布して露光、現像及びエッチング(等方性もしくは異方性のいずれでも可)処理によりリード(アウター及びインナー)を形成する。更に、レジストを剥離してから仕上げメッキを行って検査出荷を行って絶縁性フィルムを形成する。

【0018】次に絶縁性フィルムを利用する実装工程に ツールによりリード上からパンプを知圧すると、リード 不可欠なパンプ形成について説明すると、半導体チップ 50 によりパンプが変形して押し広げられ、Al電極表面に

に何等かの処理を行うが、半導体チップ個へのパンプ形 成に加えて、リード個に形成する方法の二つがある。

【0019】通常のパンプ形成方式は、半導体チップ上にパリヤメタルを介してパンプが形成されるために、半導体チップ自体に汎用性がないばかりでなく、複雑なプロセスや高額な設備が要るために形成コストが最も高くなる。

【0020】ポールポンディングによるパンプ形成も検 討されているが、形成するポールの高さが1個づつ違う ので、パンプ高さの制度が要求されるギャングポンディ ングTAB技術では、原理的に利用不可能である。

【0021】これに対して、転写パンプは、リード側に 転写法により形成するので、あらゆる半導体チップに適 用できので、パンプ形成コスト安価である。

【0023】即ち、転写用パンプを形成・再生するための半永久的メッキ用マスクを備えた基板と、更に絶縁性フィルム及び被測定半導体チップを用意する。絶縁性フィルムに形成するリードには、例えばSnメッキかAuメッキ処理を施す。

30 【0024】まず、パンプ形成用基板上のパンプとリードを位置合せ後、加熱・加圧してリード側にパンプを転写する。次に、転写したリード上のパンプと半導体チップ上のA1電極即ちパッドを位置合せしてから加熱・加圧してパンプとパッドを接合して一体化する。即ち、1回目のポンディングで基板上に形成したパンプをリード側に転写・接合し、2回目のポンディングでリード上のパンプを被測定半導体チップのアルミ電極上に接合する。

【0025】1回目のポンディング工程では、リードとパンプは、リードがSnメっキ処理の場合は、Au・Sn共晶合全、リードがAuメッキ処理では、Au・Au熱圧着で接合してパンプが形成する。この1st(Flrstの路)接合では、パンプ形成用基板上のパンプをわずか0.5g以下のリードの弾性力により、剥離し転写するものである。

【0026】そして、パンプとAl電極は、ワイヤポンディングと同じく、Au・Al合金で接合する2nd(Secondの略)接合では、加熱したポンディングツールによりリード上からパンプを加圧すると、リードによりパンプが変形して押したげられ、Al電振表面に

形成するAi酸化調を除去し、新しいAi表面を露出してAu・Al合金を形成するのが一般的な方法である。

【0027】しかし、本鬼明では、プローブ検査を目的 とするために2nd接合時のツールとして図1の斜視図 及び図2の新面図に示す非等通ツール10を使用するの が特徴である。

【0028】 両図に示すように、可換性絶縁性フィルム 11にリード12を形成し、ここに転写するパンプ13 には、半導体チップ14を接触する。

【0029】例えば異方性または等方性エッチングによ 10 り形成するリード12の幅は、ほぼ0.3mmであり、また絶縁性フィルム11を非導通ツール19により押圧しても特徴である可検性により損傷することなく由げることができる。従って、非導通ツール10による押圧により被別定半導体チップに形成するパンプ13とリード12の一端間に電気的な接続が形成される。

【0030】そこで、リード12の他端を図示しないテスターに電気的に接続すれば被測定半導体チップに形成する能動素子または受動素子の特性を、従来のようにプローブカードを利用しなくても試験測定できる。

【0031】次に他の実施例としてこの試験測定工程後 食品の半導体チツブのポンディング工程を示す。即ち、 このような試験測定後、非導通ツール10を加熱することによりパンプ13とリード12間にいわゆるポンディ ング工程を行う。しかも、ポンディング工程は試験測定 で週別した食品の半導体チップに行い、従来不食品の選 別工程後、別途ポンディング工程を施したのに比較して 工象削減となり、製造コストの低減となる。

[0032]

【発明の効果】本発明方法では、被例定半導体チップに 形成する能動業子または受動業子と電気的に接続するパッドは、機械化したリードと電気的に接続することがで きるので、プローブカードでは電気的に接触できないような機能なピッチでパッドを形成した半導体チップに特 に効果がある。

10 【0033】また、マスクを利用する等方性または異方性エッチングによりリードが形成できるので、プローブカード方式よりはるかにコストパフォーマンスに富んだ半導体チップの試験方法が得られる。

【図面の簡単な説明】

【図1】本発明に係わる一実施例を示す斜視図である。

【図2】本発明に係わる一実施例を示す断面図である。

【図3】従来の絶縁性フィルムを示す斜視図である。

【図4】半導体チップの特性をプローブカード方式で測 定する状態を示す斜視図である。

20 【符号の説明】


10:非導通ツール、

11:可撓性絶縁性フィルム


12:リード、

13: バンプ、

14:半導体チップ。



【図4】



10 1 中等ルッール 11 1 可能体統領は7144

12: リード 13: パッア 14: 千号体ナッア

フロントページの続き

(72)発明者 小野木 康二

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内